すべてがNANDになる
なだけ。 なぜ、あの3つのゲーム The Nand Game、MHRD、Digital Logic Design (The Game) が、NANDからはじまるかというと、すべての論理回路はNANDから作り出せる、から。「NANDからテトリスへ」って聞いたことありません? NANDがあれば、テトリスを作れる、と。 そして、物理世界の論理回路では、NANDを使うのが効率がいいから (小さくて、速い)。 以上、2つの理由により、NAND。すべてがNANDになる。 そしてFPGAも.. というと、実はあんまり直接関係ない。でも、楽しいので続ける。 確認 Pythonで確認。 def nand(a, b): return not (a and b) print(nand(False, False)) # True print(nand(True, False)) # True print(nand
恣意的指摘MUX (ゲームに学ぶFPGA)
で、MUXってなに。という本題に入る前に、そろそろ実体験しときたくないですか。 8bitworkshop ブラウザで、FPGA体験できます! 正確に言うと、Verilog HDLのシミュレーション。キーボードなどから信号を入力できて、VGA出力をリアルタイム見れます。いろんなレトロゲーム機のエミュレーションもついてますよ! さっそく使ってみます。Verilogを選択しましょう。デフォルトはAtari 2600になってるかと。 Atari 2600 ▶︎ Hardware ▶︎ Verilog で、次にMUXサンプルをGitHubからインポートします。 ≡ ▶︎ Sync ▶︎ Import project from GitHub... こちらのURLがMUXのサンプル。ダイアログの入力欄にコピペして、Import Projectボタンを押します。ブラウザ内で閉じてるんで安全です。 できまし
東大のCPU実験で自作コア上の自作OS上で自作シェルを動かした話 - 旅する情報系大学院生
東大の情報科学科では3年の秋学期にCPU実験という、自分たちでCPU、コンパイラ、シミュレーターを作ってレイトレーシングを動かすことが単位要件の名物実験があります。僕らの班では12月初旬に単位要件を満たすCPUは出来ていたので、2/20にあった成果報告会までの間にIwashi班という自作CPU上でlinuxを動かすことを目標とした余興班を作ってこのエントリのタイトルにあるような結果に終わったのでその報告をしたいと思います。 コンテキストスイッチしている画像: 目次 目次 対象とする読者 自己紹介 できたこととできなかったこと 技術的な詳細 ISA よかったところ 悪かったところ 結論 ステート管理 Floating point UART 自作OS/Shellの仕様 動機 やること 実装方針 増えるレジスタ 増える命令 MMUの挙動 タイマ割り込みの挙動 iretの挙動 Kernelの実装
NES on FPGA ＋そんなベタなファミコンはイヤだ！＋
ファミコン互換機を自作して、プロセッサ、グラフィック、 サウンドについてのアーキテクチャやディジタル信号処理の基礎を体得！ ここでは、実装で確認したファミコンに関する情報と、 実装についての解説を公開しています。 トリプルプレイってやつ？ ＿ ▼ 仕様 [NES] [CPU] [PPU] [APU] [PAD] [カートリッジ] [参考文献] ＿ ▼ 構成 ・初代 Spartan-IIE300版 -ファミコンするならFPGA- ビデオ出力 VGA 解像度640x480 最大512色 ／サウンド出力 モノラルorステレオ、NSF再生機能（内蔵音源のみ）、ΔΣ型1ビットDAC、φ3.5mmステレオミニ端子 ／ゲームコントローラ プレイステーションDUALSHOCK2、フォースフィードバック（振動）対応、2Play対応、マイク未対応 ／ゲーム速度 ノーマルor低速モード ／IF カートリッジコネ
[絶版] {取扱い商品-Design Wave Books シリーズ} HDLによる高性能ディジタル回路設計 ディジタル/CD-R版
※当商品は，電子版(PDF版)として，Tech Village 書庫&販売よりダウンロード販売しております．下記のリンクよりお求めください． 「HDLによる高性能ディジタル回路設計【PDF版+サンプル・ファイル】」 ■■CQ出版WebShopで直接販売のお知らせ■■ 品切れ重版未定の商品がディジタルデータCD-R版としてよみがえりました!! 収録内容 本商品はCQ出版社から出版されたDesign Wave Boosシリーズ 森岡 澄夫 著「HDLによる高性能ディジタル回路設計」の2007年2月1日 第4版発行をそのままスキャンしてPDFファイルとしてCD-Rに収録したものです．(書籍時に付属していたCD-ROMの内容についてもデータが収録されています．) Adobe ReaderなどのPDF閲覧ソフトウェアを使って閲覧することができます． この商品は，ご購入に当たり，使用条件等に同意いただ
![[絶版] {取扱い商品-Design Wave Books シリーズ} HDLによる高性能ディジタル回路設計 ディジタル/CD-R版](https://cdn-ak-scissors.b.st-hatena.com/image/square/4792df4812f87285e6e1712796fdd3dc3cf06e7e/height=288;version=1;width=512/http%3A%2F%2Fwww.cqpub.co.jp%2Fhanbai%2Fbooks%2FI%2FI000025l.jpg)
Azureのインフラを支える技術(概要編) - Qiita
やや遅くなってしまったが、年末に参加した Azure のインフラの勉強会のまとめ。 事の発端 2016/12/26にNHNテコラスさんにて開催された、「インフラ野郎Azureチーム Night」での Microsoft 真壁さんの講演が、あまりにも面白い上に広いトピックを扱っていて、一部消化不良になった人がおり、2回戦よろしく…というような声があがっていた。(はいそこ、m9 はナシでw) そういうわけで、興味のあるところを中心にざっくり要点をまとめておこうと思ったのが発端。なお、タイトルに「概要編」とあるように、この記事は当日のメモをもとにしたざっくりとしたまとめ＋リンク集である。特に興味のあるトピックについては、論文も参照して深堀りして別途記事にする予定。 余談だが、この記事のタイトルは、最初「Azureのインフラのナニカ」にしよう思っていた。ただ、これだと Qiita のガイドラインに
PYNQを買ったので遊んでいる（Project Inq）
久々にFPGAいじりをしています。 今回入手してしまったのはPYNQ。Xilinx Zynq7020シリーズを搭載した評価ボードで、あらかじめ用意されたイメージをSDカードに書き込んであげればJupiterからWebブラウザ経由でもいくらか操作を試せるというお手軽さがウリ。 届いたPYNQのパッケージ 秋葉原の職場に送ってもらったので、受け取ったら早々と部品やでヒートシンクと熱伝導シーツを調達。 SDカードにイメージを焼いて起動したら、当然とはいえ、普通にヘッドレスなARM7 Linuxマシンとして起動してきた。OSはUbuntu 15。 OpenCVは 3.1 で、FFmpegサポートも入った状態でコンパイルされている。……これは色々と便利なのでは？ 試しにIkaLogでビデオファイルを解析させてみたら、あっけないほど簡単に動いた。 PYNQにはビデオキャプチャ利用を想定したHDMI I
PlayStation Sound Player on FPGA
初代プレイステーションのサウンドをFPGAで演奏するものを作ってみたので、 忘れないうちにちょっとまとめ的なものを残しておこうかと。 なお現状ではあくまで技術デモのため、HDLコードやFPGAデータを公開する予定はありません。 GitHubに上げました。SFL+だけど。 ▼ FPGA使い万事塞翁が馬 プレステで遊んでいた日々…あのころの記憶から強くそして優しくBGMが流れてくる。 テレビ持ち込み禁止の寮にポータブル白黒テレビとプレステを持ち込んで遊んでいた。 映像は白黒だけど、せめてサウンドはと部屋の四隅にスピーカーを設置して楽しんだ日々。 いつか、このサウンドを、名曲たちをこの手で甦らせることをおぼろげに想いながら。 プレステの音源チップはスーファミの音源チップの弟（妹？）のようなものなので、 実装に関しては楽できる部分は多い。 スーファミも作ったことだし、じゃあプレステの音源も作れるの
機械学習／Deep Learningの仕事が増える2017年、ソフトウェアエンジニアがFPGAを学ぶべき理由
ソフトウェアエンジニアがFPGA（field-programmable gate array）を使うハードルがさらに下がってきている。クラウドサービスでFPGAを活用できたり、Pythonで記述したニューラルネットワークをFPGAに高位合成できる研究成果が出てきたりしているのだ。 ソフトウェア開発者の立場でFPGAに取り組むイベント「FPGAエクストリーム・コンピューティング」を主宰する佐藤一憲氏、FPGAの高位合成によるディープラーニングについて研究している東京工業大学の中原啓貴氏（中原研究室）、そしてFPGAベンダーであるザイリンクスの神保直弘氏が、急激に常識が変わりつつあるFPGAの動向を語り合った。 本稿では座談会の中から、ソフトウェアエンジニアにFPGAや高位合成が求められる現状、そして、今後どのようなツールを使うべきか、ソフトウェアエンジニアがFPGAに取り組む際の課題などにつ
Altera DE0事始めその４
VGA出力を使用しようとすると、コンパイル時に以下のエラーが発生する Error (176310): Can't place multiple pins assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14) Info (176311): Pin VGA_B[0] is assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14) Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14)これは、VGAのB0レベル出力に使用するPIN_K22がデフォルトでnCEOにアサインされているためだ。 "Assignment" -> "Device" -> "Device & Pin Opt
PYNQ - Python productivity for Zynq
Jupyter notebook runs in a web browser. Only a compatible web browser is needed to start programming PYNQ with Python. For higher performance, you can also use C/C++ with Python and PYNQ. The Xilinx Vitis software development environment is available for free. You can also use third party software development tools. New hardware libraries and overlays can be created using standard Xilinx and third
FPGA入門 - Terasic DE0でシリアル通信(UART)
FPGAとPC間の通信インタフェースを考えたとき，比較的簡単に実装できそうなものとして，UARTによるシリアル通信が挙げられると思います． FPGAボードにD-sub9端子（COMポート）が実装されていれば，この端子とPC側のD-sub9端子をシリアルケーブル（クロスケーブル）で接続することで，RS-232準拠のシリアル通信が可能なはずです． しかし残念ながら，Terasic DE0にはD-sub9端子が実装されておらず，シリアル通信を行うためには一手間必要となります． DE0のRS-232 Serial Port DE0はD-sub9端子を備えていないものの，RS-232準拠のシリアル通信を行うために必要なICが実装されており，このICを経由してFPGAに接続されている各信号線を引き出すためのテストポイントが用意されています． ICはADM3202で，これはFPGAの入出力電圧とRS-2
初めてでも使えるVerilog HDL文法ガイド ―― 記述スタイル編
2．RTL記述 RTLとは，意訳すれば「詳細なブロック図レベル」です．ANDゲートやORゲートを記述したりフリップフロップを並べるのではなく，セレクタやカウンタのレベルで記述します．これがRTLです． RTLの記述には，以下の五つの記述スタイルがあります． assignによる組み合わせ回路 functionによる組み合わせ回路 alwaysによる組み合わせ回路 alwaysによる順序回路 下位モジュール接続 2.1 assignによる組み合わせ回路 論理式1行で記述できる組み合わせ回路は，assignで記述できます．図2に例を示します．信号が1ビットか多ビットかは宣言で決まります．したがってセレクタや加算回路などの記述はビット数に影響されません． 図2 assignによる組み合わせ回路 assignだけでどこまで回路が書けるか挑戦しているような，assignだらけの記述を見たことがある．a
ＺＹＢＯ Ｚｙｎｑ－７０００ 評価ボード: 半導体 秋月電子通商-電子部品・ネット通販
Ｘｉｌｉｎｘ社のＺｙｎｑ－７０００を使用した評価ボードです。Ｚｙｎｑ－７０００はチップの内部にデュアルコアのＡＲＭ Ｃｏｒｔｅｘ－Ａ９を搭載した新しいシリーズです。 ＰＣとのＵＳＢ接続により書き込み等を行うことが出来ます。 ◆搭載ＦＰＧＡ ・ＺＹＮＱ ＸＣ７Ｚ０１０－１ＣＬＧ４００Ｃ ・ＡＲＭ Ｃｏｒｔｅｘ－Ａ９デュアルコア ６５０ＭＨｚ搭載 ・ＤＤＲ３メモリーコントローラ ・ロジックセル ｘ２８０００ ・ルックアップテーブル（ＬＵＴ） ｘ１７６００ ・ブロックＲＡＭ ｘ２４０ＫＢ ・ＤＳＰスライス ｘ８０ ◆ボード内容 ・５１２ＭＢｘ３２ビット ＤＤＲ３搭載 ・デュアルレート ＨＤＭＩ搭載 ・１６ビット ＶＧＡ搭載 ・最大１Ｇｂｉｔ ＥｔｈｅｒＮｅｔ ＰＨＹチップ搭載 ・ＭｉｃｒｏＳＤスロット搭載 ・ＵＳＢ２．０ ＯＴＧ ＰＨＹチップ搭載 ・マイクロフォン＆オーディオライン用オーディオコ
HDLによるFPGA設計
1. 論理合成向けのVerilog HDLの書き方 合成系と検証系 デジタル回路の基本形 組合せ回路のHDL記述 FlipFlopのHDL記述 Verilogの論理式の書き方 ムーアマシンのHDL記述 記述例 - シリアル受信回路 構造記述による階層化 動作記述と構造記述 補足 - VerilogとVHDL 補足 - シミュレーション言語としてのVerilog 2. VerilogコーディングのTips 記述スタイル エッジ検出の書き方 内部信号は正論理にする 小さいモジュールを作らない 中間的なwire変数はなるべく作らない defineでなくparameterを使う parameterの値によって実行するコードを切り替えない 定数のビット幅は明示的に書く ファイル名はモジュール名に一致させる 見た目を統一する - コードレイアウト 見た目を統一する - ネーミング 3. RTL記述に書
News of susutawari
C80 2011年8月13日（土）＜2日目＞ 東2ホール "T" 02a サークル名：Maid by Susutawari FPGA技術の販売と、開発中のFPGAボードの展示などを行う予定です。 また今回はG.I.M.I.C Projectさんのハードウェアの委託販売も予定しています。 C79 2010年12月31日（土）＜３日目＞ 東5ホール "ヘ" 21b （"ヘ"はカタカナ） サークル名：Maid by Susutawari 東5ホール "ヘ" 21a サークル名：FFFPGA (合体サークル) FPGA技術の販売と、開発中のFPGAボードの展示を行う予定です。 新刊：FPGA技術 Vol.6 販売価格：1,500円 (ページ数と著者の増加に伴い、価格がいつもと変わっています。) 目次
フルカラーTFT液晶モジュール の使い方 2008年8月30日 ニコニコ技術部 PLDアプリケーション開発課 撮影できますＰ FPGAによる 2008/08/30 FPGAによるフルカラーTFT液晶モジュールの使い方 （撮影で�
フルカラーTFT液晶モジュール の使い方 2008年8月30日 ニコニコ技術部 PLDアプリケーション開発課 撮影できますＰ FPGAによる 2008/08/30 FPGAによるフルカラーTFT液晶モジュールの使い方 （撮影できますＰ） 2 目次 秋月300円液晶を光らせるには 高解像度液晶モジュールの場合 ネギを振るには 2008/08/30 FPGAによるフルカラーTFT液晶モジュールの使い方 （撮影できますＰ） 3 秋月300円液晶を光らせるには 2008/08/30 FPGAによるフルカラーTFT液晶モジュールの使い方 （撮影できますＰ） 4 秋月300円液晶を光らせるには 秋月電子で販売中の液晶モジュール - 400 x 96pixel、26万色フルカラー、TFT - 300円 2008/08/30 FPGAによるフルカラーTFT液晶モジュールの使い方 （撮影できますＰ） 5
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
PYNQ祭り - 資料一覧 - connpass
ボード
FlipFlopのRTL記述