藤井聡太８冠のさらなる高みへ、世界的半導体企業「日本AMD」最新型CPUを完成次第提供へ - 社会 : 日刊スポーツ
前人未到の8冠全制覇を成し遂げ、さらなる高みを目指す藤井聡太8冠（21）へ、世界的半導体企業「AMD」（本社米国）の日本法人「日本AMD」が12日、藤井が将棋研究のための自作パソコン（PC）で使用している同社CPU（中央演算処理装置）の最新型が完成次第に提供し、さらなる進化に協力することを明言した。 藤井は人工知能（AI）を使った将棋ソフトで将棋研究を深めている。ソフトの「読み」のスピードを高めるために、極めて高性能なCPUを組み込んだPCを自作しており、処理速度は世界最高水準とされる。日本AMDは22年9月に藤井とCM出演などの広告契約を結んだと発表。販売店などで当時約100万円で取引されていた「Ryzen Threadripper（ライゼン・スレッドリッパー）PRO 5995WX」を提供してきた。 藤井の8冠達成を受け、関路子代表取締役副社長は取材に「サポートさせていただけたのであれば
三たび、RISC-Vシミュレータの作り方〜紅玉と錆と霊薬と〜 - ESM アジャイル事業部 開発者ブログ
こんにちは。 Ruby x Agile というグループに所属しながらRubyにまつわる記事を一つも書いていない気がするe.mattsanです。 今回もRuby以外のお話です。 RISC-Vシミュレータ作り、おさらい プログラミング言語Elixir RV32Simを実行する RV32Sim.Register 初期化 読み出し 書き込み RV32Sim.Memory 初期化 読み出し 書き込み Memory-mapped I/O RV32Sim.Instruction add beq RV32Sim.CPU RV32Sim プログラミング言語には意外な側面がある RISC-Vシミュレータ作り、おさらい 今、なにやらRISC-Vシミュレータ作りが流行っているようです。 局所的かもしれませんけれども、流行っていることにします。 Rubyでできる！RISC-Vシミュレータの作りかた 〜 From 4
Intel nehalem processor core made FPGA synthesizable
Intel R � Nehalem Processor Core Made FPGA Synthesizable Graham Schelle1 , Jamison Collins1 , Ethan Schuchman1 , Perry Wang1 , Xiang Zou1 Gautham Chinya1 , Ralf Plate2 , Thorsten Mattner2 , Franz Olbrich2 , Per Hammarlund3 Ronak Singhal3 , Jim Brayton4 , Sebastian Steibl2 , Hong Wang1 Microarchitecture Research Lab, Intel Labs, Intel Corporation1 Intel Germany Research Center, Intel Labs, Intel Co
FPGAでCPUを作ろう 〜FPGAで、あなたも自分がデザインしたコンピュータを動かせる〜 - ぱたへね
達人出版会からFPGAでCPUを作ろう〜FPGAで、あなたも自分がデザインしたコンピュータを動かせる〜が出版されました。長らくβ版でしたが、6月22日にようやくβが取れ、正式版になりました。 内容 現在比較的入手しやすいFPGAボードを使って、自作CPUを動かしていきます。回路記述にVerilog-HDLやVHDLでなくNSLを使うところが特徴的です。NSLの説明は、Overtone様のWebで読むことができます。きっちりCPUを作り込むというよりは、作っていく様子がよく分かるようになっています。著者がソフトウェア寄りの人なので、時々ふっと違う発想が出てきて面白いです。本文にSICPやプログラミング言語AWKが出てくるFPGA本は、この本だけです。 CPUの創りかたと比べて CPUを作ってみよう！系の本では、CPUの創りかたが有名です。ざっくり比較するとこうなります。 FPGAでCPUを作
FPGAでCPUを作ろう 〜FPGAで、あなたも自分がデザインしたコンピュータを動かせる〜
サポートサイト著者によるサポートページが公開されています→『FPGAでCPUを作ろう』サポートページ 書誌情報 著者: 岸本誠 発行日: 2012-03-21 最終更新日: 2012-06-22 バージョン: 1.0.0 ページ数: 112ページ(A4PDF版換算) 対応フォーマット: EPUB, PDF 出版社: 達人出版会 対象読者 プロセッサの設計方法についての知識はあるが、FPGA を使ったりといった電子工作の経験はない、という方。あるいは、電子工作の経験はあるが、プロセッサの設計方法はよくわからない、という方。 著者について 岸本誠 計算機科学を専攻した後、プログラマとして働く。プログラマとしてした仕事としては、Globus Toolkit と計算アプリケーションの間で使うミドルウェアに関係した開発と調査だったが、GT 3 と 4 で採用されていた XML ウェブサービス（ SO
北森瓦版 - “Haswell”ではトランザクショナルメモリが導入される
Intel admits Haswell uses transactional memory（SemiAccurate） Haswell will have transactional memory（Fudzilla） Transactional Synchronization in Haswell（Intel） Intelはついに“Haswell”でトランザクショナルメモリを用いることを認めた。 以下はIntelのWebサイトの一部を訳したものです。 Intelは“Haswell”のコードネームで呼ばれている次々世代のMulti-core processor向けのIntel Transactional Synchronization Extensions（TSX）についての詳細をリリースした。 Intel TSXはLock-basedな同期メカニズムを採用したMulti-threadアプ
Linus Torvalds氏、ARM用コードに噛み付く | スラド
LinuxカーネルのメンテナーLinus Torvalds氏がARMに対して噛み付いており、せっかく整理統合が進みつつあるARM用Linuxカーネルの動きを脅かしているとのこと（本家/.、IT World記事）。 3月31日、LinusはLinuxカーネルのメーリングリストに宛てたメッセージで「つまり私が言いたいのは、ARMデバイス用のドライバを闇雲にLinuxカーネルに加えるべきでないということだ」「なぜなら、それは動かないからだ。長期的に見れば、これらの変更はメンテナンスできないゴミだ。」「カーネル内に組み込むべきではない」と述べており、4月18日には「無意味なプラットフォームのコードが果てしない程あるというのは問題だってことに皆気がつかなくてはならないし、唯一私にできることといったら『直す努力を怠るようなら、お前達から離れるぞ』と言うことだけだ。最終的にはそうすることになるだろうが」
iPadに搭載の「Apple A4」をいまある情報で推測する - unakami - builder by ZDNet Japan
噂は本当だった! Appleが「iPad」を発表しました。製品としての位置付けを要約しますと、「iPhoneとMacの中間」でしょうか。9.7インチ／1024×768ピクセルのタッチ操作対応IPS液晶を搭載し、入力はフルサイズのソフトウェアキーボード。オプションで「iPad Keyboard Dock」が提供され、外部キーボードも接続できるというところがポイントですね。内蔵ストレージとして容量16/32/64GBのSSDを搭載したモデルが、無線LANのみと無線LAN+3Gの2系統で展開（計6モデル）され、価格は499ドルより。 この場で考えたいのは、搭載されたチップです。その名称は「Apple A4」、iPadにはクロック数1GHzのモデルが採用されています。基調講演では、「プロセッサ、グラフィック、I/Oメモリコントローラが1つのチップに収まっている」と説明しているので、Atomのような
x86のアセンブリとかそのへんTL
Akira Takahashi @cpp_akira ですよね。ぼくもいいかげん毛嫌いせずに勉強しないと RT @sscrisk: 最適化の文脈でアセンブリコード出してる人かこいい。 2010-01-06 22:17:39 shelarcy（しぇらーしぃ） @shelarcy Don Stewert は Haskell プログラムの最適化の文脈でアセンブリコードを出してきますね。 QT @cpp_akira: ですよね。ぼくもいいかげん毛嫌いせずに勉強しないと RT @sscrisk: 最適化の文脈でアセンブリコード出してる人かこいい。 2010-01-06 22:33:49
個人にCPUは自作できるか？ - 日経エレクトロニクス - Tech-On！
インターネットには，疑問に思っていることをあるWebサイトに書き込むと，そのWebサイトを見ている人たちが答えてくれるというサービスがいくつかあります。そうしたサイトで「CPUの作り方を教えてほしい」という質問を見つけました（リンク）。パソコンを自作しようとしたがCPUの作り方がわからないので，作り方，材料，費用などを教えてほしい，という質問です（約3年前の少し古い質問ですが）。 回答のほとんどは「半導体工場が必要だから個人が作るのは無理」というものでした。たしかにその通りです。現在のパソコンが搭載しているようなCPUを個人で自作するのは不可能と言っていいでしょう。ただ，「無理だ」という回答ばかり見ていると，「そのように決めつけてしまって本当にいいのだろうか」という気もしてきます。理系離れが叫ばれるようになってから既に久しく，特に大学の電気電子系は人気低迷で学生を集めるのに苦労しているとよ
そろそろCell/BEについて一言言っておくか: 週記
2023年06月(1) 2014年03月(1) 2013年08月(1) 2012年12月(1) 2011年12月(1) 2011年07月(6) 2011年06月(1) 2011年03月(1) 2011年01月(1) 2010年10月(1) 2010年09月(1) 2010年07月(2) 2010年06月(3) 2010年04月(2) 2010年01月(1) 2009年12月(1) 2009年11月(2) 2009年10月(5) 2009年09月(2) 2009年08月(2) プログラムを書いてみて思ったのは、とてもじゃないがSPEを使ったプログラミングはペイしない、ということです。高速化に掛かる開発コストが計算コストと比較して高すぎます。計算インテンシブなタスク(今回のタスクは計算量がO(n^2)で通信量がO(n)です)でこうなのですから、通信が大きくなるに従いさらに厳しくなるでしょう。シ
【後藤弘茂のWeekly海外ニュース】Cell B.E.と似て非なるLarrabeeの内部構造
●L2キャッシュを各コアに持つLarrabee Intelは、グラフィックス製品として投入する「Larrabee(ララビー)」のベースアーキテクチャを明らかにし始めた。Larrabeeについては、8月中に行なわれる「SIGGRAPH」、「Intel Developer Forum (IDF)」、「HotChips」の3つのカンファレンスを通じて明らかにされて行くと見られる。 まず、前回の記事の訂正から。最初の世代のLarrabeeのCPUコア数は、16コアと見られ、前回に10コアと書いたのは間違いだ。Larrabeeでは、4MBのL2キャッシュが、それぞれCPUコアと直結した256KBのL2キャッシュのローカルサブセット(Local Subset)に分割されている。合計では16コアのサブセットL2で、4MBのL2キャッシュを構成する計算となる。65nmプロセス換算で10コアであるため、45
プロセッサに詳しい人に質問です - なつたん
Q01まずは「プロセッサに詳しい」かどうか判定するための質問です。正しいものを選んでください。これに答えられない方は解答をご遠慮ください。(択一) (1)MIPSアーキテクチャのMIPSは「Microprocessor without Interlocked Pipeline Stages」の略称であり、RISCアーキテクチャの代表の一つである。 (2)MIPSアーキテクチャは、FPGAの中で動かす事を前提としてXilinx社によって開発された。 (3)MIPSアーキテクチャは、レジスタウィンドウと呼ばれる特徴的な構造を持っている。 (4)MIPSアーキテクチャは、Intel社によって開発され、最も普及しているCISCアーキテクチャの一つである。 (5)MIPSアーキテクチャは、イギリスで開発された変態アーキテクチャである。GBA、NDSをはじめとする組み込み機器、低電力アプリケーションで
市販GPUを使ってパスワードを高速クラック - Engadget Japanese
Doctor Who is back, louder and more chaotic than before
はてなグループの終了日を2020年1月31日(金)に決定しました - はてなの告知
はてなグループの終了日を2020年1月31日(金)に決定しました 以下のエントリの通り、今年末を目処にはてなグループを終了予定である旨をお知らせしておりました。 2019年末を目処に、はてなグループの提供を終了する予定です - はてなグループ日記 このたび、正式に終了日を決定いたしましたので、以下の通りご確認ください。 終了日: 2020年1月31日(金) エクスポート希望申請期限:2020年1月31日(金) 終了日以降は、はてなグループの閲覧および投稿は行えません。日記のエクスポートが必要な方は以下の記事にしたがって手続きをしてください。 はてなグループに投稿された日記データのエクスポートについて - はてなグループ日記 ご利用のみなさまにはご迷惑をおかけいたしますが、どうぞよろしくお願いいたします。 2020-06-25 追記 はてなグループ日記のエクスポートデータは2020年2月28
Debian GNU/Solarisという選択肢 － ＠IT
サン・マイクロシステムズのCEO、ジョナサン・シュワルツ氏は6月13日のブログエントリで、Linuxの生みの親リーナス・トーバルス氏を自邸のディナーに招待している。「私が料理しよう、君はワインを持ってくること。これぞ本当の意味でマッシュアップだ」。 この招待は、リーナスがメーリングリスト上でサンに対して強い不信感を表明したのに即座に反応して、シュワルツ氏が提案したものだ。リーナスは、サンのオープンソースへのコミットメントは信用できないという。 リーナスの熱烈なラブコール 6月12付けのLinuxカーネルメーリングリスト宛てポストでリーナスは、サンのスタンスを非難している。「サンはLinuxのリソース（特にドライバ類）を使いたいというわけだ。でも、彼らは何ひとつとして見返りを与えたりはしないだろう（中でも非常に非常に数少ない彼らの輝かしい成果であるZFSについては）」。リーナスは、よほどSo
画像処理向けReconfigurable Processor
会期：5月21日～23日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel Reconfigurable Processorは、定期的に話題に上るものである。MPFでもさまざまな製品が何度となく紹介されているし、量産状態に入ったものでも、有名どころでは東芝のMePとか(関連記事参照)米ElixentのET1などがあるし、NECも2002年にDRP(Dynamic Reconfigurable Processor)と呼ばれるReconfigurable Processorを発表、2002年のMPFでも講演を行なっている。 実はこのReconfigurable Processorのマーケットでそれなりに知名度が高いのが、日本のIPFlexである。さらに今回は米Stretchも新アーキテクチャをここに持ってきており、Session 4(Video & Graphic
関数型言語で高位合成を - なつたん
最近schemeを勉強していて思ったこと。 「関数型言語をそのまま論理合成できたらおもしろくない？」 ASIC/FPGAの信号処理の開発は、 ①処理のアルゴリムを数式で書く ②アルゴリズムをC言語に書き直す。（C言語でテストを行う） ③RTLへ変換する。 の3段階が主流です。RTLの後もいろいろあるのですが、VerilogなりVHDLまで行ってしまえば、あとは枯れた技術なので何も手を入れる必要がない。SystemCとかは②と③の間全体を受け持ち、高位合成ツールというのは②から自動的に③を作る。ざっくりいうとそんな感じ。 ①から②の本質は、逐次処理の追加である。 16個のある値を足す処理を考えると、①の段階では、y = Σni (1 <= i <= 16) のような表現になり、ここに時間の概念はない。一般的なプロセッサは同時に処理ができないので、C言語でこの数式を表すと、このようになる。 i
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Transaction Level eMulator (TLMu)
http://blogs.sun.com/okazaki/entry/haskell%E3%81%A8opensparc%E3%81%AE%E5%85%B1%E5%90%8C%E3%83%97%E3%83%AD%E3%82%B8%E3%82%A7%E3%82%AF%E3%83%88